360045053 A MAR 1955

(54) SEMICONDUCTOR DEVICE

(11) 60+45053 (A)

(43) <u>11.3.1985</u> (19) JP (22) <u>22.8.1983</u>

(21) Appl. No. 58 153538


GD MITSUBISHI DENKI K.K. (72) MASAO NAGATOMO

(51) Int. CP, H011.27 08,H01L29,78

PURPOSE: To unnecessitate a plurality of processes of ion implantation, and to avoid the control of the characteristics of the titled device due to the fluctuation of the amount of channel doping by a method wherein a plurality of transistors of different threshold voltages are formed on the same semiconductor chip by

the use of different gate electrode materials.

CONSTITUTION: The difference in work function of a transistor Tr1 having a gate electrode 6 between the semiconductor substrate 1 is determined by the difference in work function of the material of the electrode 6 between the substrate 1, if the film thickness of the electrode 6 is to some deegree or more. Therefore, the transistors Tr1 and 2 differ in threshold voltages from the substrate by the difference in work function of the material of the gate electrodes 6 and 7. If, for example, the gate electrode 6 is made of silicon, and the gate electrode 7 is made of molybdenum, the threshold voltage more increases in the Tr2 by a constant value. Therefore, setting the threshold voltage of the Tr1 enables automatic setting in the Tr2 and accordingly desired transistor characteristics can be obtained.



THIS PAGE BLANK (USPTO)

⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-45053

@Int_Cl_4

2000年1月1日 1月1日

識別記号 102 庁内望理番号

❸公開 昭和60年(1985)3月11日

H 01 L 27/08 29/78

6655-5F 7377-5F

容査論求 未論求 発明の設 1 (全 4 頁)

❷発明の名称 半導体装置

②特 関 昭58-153538

宝塚市中山五月台5-2-22-303 東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外

外2名

99 ## {

1. 発明の名称

半导体铁区

2. 特許服束の范囲

同一半将体チツブ上化、しきい銀缸圧の具なる 複数のトランジスタを、異なるゲート電極材料に よりそれぞれ形成したことを特像とする半導体数 段。

3. 発明の詳細な説明

〔発明の技術分野〕

この発明は、しきい値位圧の異なる複数のトランジスタを有する半導体装置に関するものである。 〔 従来技術 〕

現在製作されている集積回路(IC)においては、通常、トランジスタのしきい銀電圧 Via は、回路上の最求から複数の強のものを用いている。一例として、ダイナミツク、ランダムアクセス・ノモリ(D-RAM)では、0.5 V と 1.0 V 程度のしきい値電圧 Via を持つトランジスタを使い分けている。

この方法は、現在のところ有効な方法として広 く応用されている。しかし、今後デバイスの食細 化が遊むと、トランジスタのショートチャネル効 果の影響がデバイスの食気特性の副御れ大きな問 題となり、このため、わずかなチャネルドーブ員 のゆらぎがデバイス特性上間質となつてくる。

〔発明の統長〕

この発明は、上配のような問題を解決すべくなされたもので、同一半導体チスプ上にしをい値冠 圧の具なるトランジスタを、異なるゲート 塩樹材 料を用いて形成したものである。

〔発明の突絡例〕

上配に述べたように、トランジスタのしきい値 * 毎年 V ... を制御する方法として、イオン社人によ

特開唱 GO- 45053(2)

り不認的を指加する方法では、高いしきい値電圧 Vi,のトランジスタを製作するには2度のイオン 注入が必要であり、イオン住入量のゆらぎを2度 被ることとなる。そこで、イオン住入工程を1回 に留める方法として、しきい値電圧 Vi,の制御を ゲート電低材料により行う方法が有効である。し きい節電圧 Vi,を制御している要素として、ゲート 材料と基板材料との仕事関数差があることは周 知のことである。この発明は、この事実を利用し たものである。

都1 図(s). (b) はこの発明の寒鳥例をそれぞれ示す断面略例である。この図で、Tr1. Tr2はトランジスタ、1 は半導体基板、2 はソースまたはドレイン領域、3 はドレインまたはソース領域、4 はゲート絶縁膜、5 は素子分離用絶縁原、6. T は各々異なる材料のゲート電紙であり、2 つの層 6'と1'とが重なつているゲート電機6 を有するトランジスタ Tr1 の半導体基板1 との仕事関数変は、ゲート電艦6 の横科と半導体基板1 との仕事

関数差で決まる。したがつて、トランジスタTrlとTr2とは、半導体帯板1とゲート気候6、7の材料の仕事関数の違いだけしきい値位圧Visが異なる。

これにより、同一半導体チクブ上にイオン住入 工程を行わずに、しきい値電圧 V is の異なるトランジスタを製作することが可能である。一例として、ゲート電低 6 を シリコン (S I)、ゲート電低 7 をモリブデン (Mo)とすると、トランジスタ Tr 1 と Tr 2 のしきい値電圧 V is は、トランジスタ Tr 2 の方が 0.5 V 程度品くなる。したがつて、トランジスタ Tr 1 のしきい値電圧 V is を 0.5 V と設定すれば、トランジスタ Tr 2 は 1.0 V となり所望のトランジスタ 特性が得られる。

次に、第1図(a) に示すこの発明の半導体装置の製造方法を第2図(a)~(c) によつて設明する。まず、第2図(a)のように、半導体基形 1 上に 菓子分離用絶縁襲 5 およびゲート 絶縁線 4 を形成させた後、その上にトランジスタ Trl のゲート 電磁 6 を形成するための層 6'を設け、トランジス

タ Tr1 のゲートパターン用のレジスト 8 を形成 する。このレジスト 8 に沿つてエッチングしてゲート電極 6 を形成した後、このゲート電極 6 下のゲート絶縁膜 4 のみを致し、他のゲート絶縁膜 4 ヤエッチングする。

その後、第2図 (b) のように、再びトランジスタ Tr2 用のゲート絶縁膜 4 を形成するためにゲート酸化を行うと、トランジスタ Tr1 のゲート 気極 6 に シリコンを含ませておけば、この上にも 酸化膜あるいは絶縁膜 4'が生成する。この上に、トランジスタ Tr2 のゲート気便 7 を形成するための層 7'を形成し、トランジスタ Tr2 のゲート パターンをレジスト 8 によりパターニングする。

次に、第2図(c)のように、レジスト 8 を利用 してゲート電振 7 をエンチングし、その後、トラ ンジスタ Trl および Tr2 のゲート電優 6 · 7 の下以外のゲート船鉄膜 4 をエンチングし、ソー スまたはドレイン領域 2 · 3 をイオン注入により 形成すれば、第1図のトランジスタ Tr1、Tr2 が製作される。 第3図(a)~(c)は第1図(b)の実施例の半導体装置の製造方法を示すもので、この例ではトランジスタ Trl のゲート電係 6 が、形 5 'と M 7' (a) の 2 層から形成されている点が、第1図の実施例と製なる点である。次に、第3図の実施例の製造方法について説明する。

第3図(a)~(e) 化おいて、第3図(a) までの 工程は第2図(a)の工程と同様である。第3図(a) 以後、第3図(b)のようにレジスト8にむつてエ ツチングした後、すぐにその上にゲート電帳6を 形成するための層でを形成し、トランジスタTrl および Tr2 のゲートパターンをレジスト8によ り形成する。このレジスト8に前つてゲート戦快 7 の形成のための層でをエツチングしてゲート戦 種でと、層6'と層でとによるゲート戦後6とを 形成する。

その後、トランジスタ Trl および Tr2のゲート 電镀 6、 7下のゲート絶縁既 4 のみを残してゲート 絶縁既 4 をエンチングし、ソースまたはドレイン 飯献 2、 3をイオン住人佐で形成すれば、第

3 図(c)のトランジスタが契作される。

なお、部3回(b) において、トランジスク Tr 1
のゲートパターンをレジスト 8 により形成せずに
セルフアライン法、例えば層 6'の表面と用でとを
反応させ、これにより未反応部分とエプチンダ選
、択比を持たせることにより、トランジスタ Tr 1
を形成させることも可能である。

[発明の効果]

写被的影响,然即直

以上詳細に校明したように、この発明は同一半 導体チンプ上に異なるしきい値電圧の複数のトラ ンジスタを、異なるゲート電極材料を用いて形成 したので、半導体 高板の材料とゲート電極材料の 材料との仕事間数差によりしきい値電圧を選ぶこ とができるので、イオン住入工程によりしきい値 を変えるもののように複数のイオン住入工程を必 要とせず、かつ、チャネルドーブ景のゆらぎによ つてデバイスの特性が左右されることがない利点 がある。

4. 図面の簡単な説明

第1図(s), (b)はこの発明の実施例をそれぞ


特爾昭60-45053(3)


れ示す新面略図、集2図(a)~(c)は終1図(a)の実施所の製造方法を説明するための工程図、終3図(a)~(c)は第1図(b)の実施別の製造方法を説明するための工程図である。

図中、1は半導体基板、2、3はソースまたは ドレイン領域、4はゲート約級膜、5は素子分類 用絶線膜、6、7はゲート気医、8はレジストで ある。たね、図中の同一符号は同一または相当部 分を示す。


代理人 大岩增 集 (外2名)


第1図






(a) 2 5 4





特開唱(0-45053(4)

37 3 F3



aller grant all research

